19日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A) 昭60 - 192447

MInt Cl.4

識別記号

庁内整理番号

⑩公開 昭和60年(1985)9月30日

H 04 L 13/00

F - 7240 - 5K

審査請求 未請求 発明の数 1 (全3頁)

の発明の名称

異常データ受信防止回路

②特 頭 昭59-48818

23H 願 昭59(1984)3月14日

明 何発 者

川崎市中原区上小田中1015番地 富士通株式会社内

四発 明 渚

夫 ш 本

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

富士通株式会社 の出 願 人

河

00代 理

弁理士 松岡 宏四郎

1. 発明の名称

異常データ受信防止回路

2. 特許請求の範囲

主装置からの制御情報を受信し各種処理を行う 従装置にインヒピット回路及びタイマ回路を設け、 且つ前記制御情報の最大データ長を予め設定して 置き、前記最大データ長を超えるデータを前配主 装置から受信した場合、前記タイマ回路を駆動し 或る―定時間前記インヒピット回路を動作させて 前配従装置の受信動作を停止させることを特徴と する異常データ受信防止回路。

3. 発明の詳細な説明

(a). 発明の技術分野

本発明は異常データ受信防止回路に係り、特に 主装置から制御情報を受信して動作する従装置の 異常データ受信防止回路に関するものである。

(1). 従来技術と問題点

電子交換機等に於いて主装置から制御情報を受 信して動作する従装置は、常に其の受信部をイネ

ープル状態に保持して主装置からの制御情報を受 信出来る状態にしておかなければならない。

第1図は従装置内に設けられる主装置からの側 御情報を受信する回路の一実施例を示す概略図で

図中、DMACはダイレクトメモリアクセスコ ントローラ、ADLCはアドバンスドデータリン クコントローラ、MPMはメモリ、CONTは倒 御回路、PIAはペリフェラルインターフェイス アダプタである。 尚以下全國を通じ同一記号は同. 一対象物を設す。

主装置から従装置に対し送信する例御情報は普 通 D M A 方式によりデータ転送される。即ち主装 置からの靭御情報はアドバンスドデータリンクコ ントローラADLCに入る。 アドバンスドデータ リンクコントローラADLCはシリアルデータの 送受信回路でシリアル形式で送られて来る制御情 報を受信し、ダイレクトメモリアクセスコントロ - ラDMACの制御によりメモリMEMに収容さ

特開昭60-192447(2)

制御回路CONTは此の様にして主装置から受信した制御情報をメモリMEMから読み出し従装置としての機能を実行する。

此の様な従装置に於いて例えば伝送路等の故障 及び主装置からの情報に誤りが生ずる等の原因に より従装置が異常データを受信する時は従装置内 のメモリMBMを書き換える結果となり、従装置 の通常処理に大きい影響を与え、甚だしい時は暴 走すると云う欠点があった。

(c) 発明の目的

本発明の目的は従来技術の有する上記の欠点を除去し、異常データを受信した場合一時入力をガードし、従装置の定常内部処理を優先することにより従装置の動作安定度を何上し得る異常データ 受信防止回路を提供することである。

(d). 発明の構成

上記の目的は本発明によれば、主装置からの制御情報を受信し各種処理を行う従装置にインヒビット回路及びタイマ回路を設け、且つ前記制御情報の最大データ長を予め設定して置き、前記最大

3

置からの制御僧報はインヒビットゲートG 1 経由 アドバンスドデータリンクコントローラADLC に入る。

アドバンスドデータリンクコントローラADL Cによりシリアル形式で送られて来る制御情報を 受信し、ダイレクトメモリアクセスコントローラ DMACの制御によりメモリMEMに収容される。 関御回路CONTは3の様にして主装置から受信 した制御情報をメモリMBMから読み出し従装置 としての機能を実行する。

 データ ほを狙えるデータ を前記主装置から受信した場合、前記タイマ回路を駆動し成る一定時間前記インヒビット回路を動作させて前記従装置の受信動作を停止させることを特徴とする異常データ受信防止回路を提供することにより達成される。

即ち本発明に於いては主装置から受信する側御情報の展大データ長を予め設定して置き若し受信した制御情報が此の展大データ長を超える場合は此の制御情報を誤りと判定して以後一定時間受信を停止して後装置を保護し、従装置の動作安定度の向上を射るものである。

(a). 発明の実施例

第2図は従装置内に設けられる本発列に依る異常データ受信防止回路の一実施例を示す領略図である。

図中、FFはフリップ・フロップ回路、TIMはタイマ回路、G1、G2は夫々インヒピットゲートである。

主装配から従装置に対し送信する制御情報は普通DMA方式によりデータ転送される。即ち主装

4

ることによりインヒビットゲートG)のインヒビット機能が働いて受信を停止する。

又タイマ回路TIMがセットされて計時動作を開始し、取る一定時間経過するとタイマ回路TIMはフリップ・フロップ回路FFをリセットし、インヒピットゲートG1を開き、再び主装置からの受信をイネーブル状態に復元する。

此の為伝送路等の故障により主装配から異常データを受信する場合此れを防止することが可能となる。

(1) 発明の効果

以上詳細に説明した様に本発明によれば、異常 データを受信した場合一時入力をガードし、従装 置の定常内部処理を優先することにより従装置の 動作安定度を向上し得る異常データ受信防止回路 を実現出来ると云う大きい効果がある。

4. 図面の簡単な説明

第1図は従装置内に設けられる主装置からの制御情報を受信する回路の一実施例を示す低略図である。

特問昭60-192447(3)

第2回は従装置内に設けられる本発明に依る異常データ受信防止回路の一実施例を示す機略図である。

図中、DMACはダイレクトメモリアクセスコントローラ、ADLCはアドバンスドデータリンクコントローラ、MBMはメモリ、CONTは制御回路、PIAはベリフェラルインターフェイスアダプタ、PFはフリップ・フロップ回路、TIMはタイマ回路、GI、G2は夫々インヒピットゲートである。

代理人 弁理士 松岡宏四郎 完訂

7



